Rambus is seeking a Senior Design engineer in Aix-en-Provence to contribute to architecture and micro-architecture of PCIe/CXL/IP. The role involves SystemVerilog implementation and collaboration with verification teams, including prototyping IPs on FPGAs.
You will join a hybrid setup with onsite and remote work, joining a multicultural team. A Master’s or PhD in EE/CE and 5+ years RTL design experience are expected, with strong English communication skills.
#J-18808-Ljbffr
Senior PCIe/CXL RTL Design Architect (Hybrid) in Aix-en-Provence employeur : Rambus
Rambus est un employeur de choix, offrant un environnement de travail flexible qui favorise l'équilibre entre vie professionnelle et personnelle grâce à une approche hybride. Avec des avantages tels qu'une excellente assurance santé, un plan d'achat d'actions pour les employés et des opportunités de croissance professionnelle, Rambus valorise la diversité et l'inclusion, permettant à chaque membre de l'équipe de s'épanouir dans une culture collaborative et innovante. Rejoindre Rambus, c'est faire partie d'une équipe mondiale d'experts qui développent des technologies de pointe pour l'avenir des systèmes de données.
