ELSYS Design recrute un ingénieur vérification digitale expérimenté pour des ASIC/SoC dédiés à des systèmes de détection intelligents. Vous analyserez les spécifications, définirez la stratégie de vérification et développerez des environnements SystemVerilog/UVM réutilisables.
Vous concevrez des composants du testbench, écrirez des tests et assurerez la couverture fonctionnelle et de code, en coordonnant avec design, firmware et backend. Anglais courant apprécié.
#J-18808-Ljbffr
Ingénieur Vérification UVM Senior – ASIC/SoC in Villeurbanne employeur : ELSYS Design SA
ELSYS Design est un employeur de choix, offrant un environnement de travail dynamique et collaboratif où l'innovation et l'amélioration continue sont au cœur de notre culture. Nos employés bénéficient de nombreuses opportunités de développement professionnel, ainsi que d'un cadre de travail stimulant à proximité des centres technologiques majeurs, favorisant ainsi les échanges et la créativité. Rejoindre ELSYS Design, c'est s'engager dans une aventure enrichissante au sein d'une entreprise à la pointe de la technologie.
