ELSYS Design recherche un ingénieur en vérification de circuit intégré numérique à Cesson-Sévigné (35) pour renforcer son pôle de vérification. Salaire entre 35 et 50 K€ annuels, avec perspective d’évolution et accompagnement par le leader technique.
Vous participerez à la vérification et validation de projets SoC/FPGA dirigés et UVM, rédigeant des plans de vérification, concevant des VIPs et développant des modèles comportementaux en SystemVerilog ou C.
#J-18808-Ljbffr
Ingénieur Vérification SoC/FPGA – VIP/UVM in Cesson-Sévigné employeur : ELSYS Design SA
ELSYS Design est un employeur de choix, offrant un environnement de travail dynamique et collaboratif où l'innovation et l'amélioration continue sont au cœur de notre culture. Nos employés bénéficient de nombreuses opportunités de développement professionnel, ainsi que d'un cadre de travail stimulant à proximité des centres technologiques majeurs, favorisant ainsi les échanges et la créativité. Rejoindre ELSYS Design, c'est s'engager dans une aventure enrichissante au sein d'une entreprise à la pointe de la technologie.
