ELSYS Design recherche un stagiaire en dernière année d'ingénierie pour concevoir un moteur SmartNIC basé sur FPGA et capable d’inspecter et de classifier des flux réseau à haut débit. Vous participerez au développement d’une chaîne de traitement des paquets, de l’acquisition Ethernet jusqu’à l’analyse en temps réel, avec intégration sur FreeBSD.
Le poste, basé à Paris, offre une expérience pratique sur FPGA, VHDL/Verilog et interfaces réseau, avec des perspectives d’évolution dans le domaine
#J-18808-Ljbffr
Stage FPGA SmartNIC: Analyse & Filtrage Réseau Haut Débit in Cachan employeur : ELSYS Design SA
ELSYS Design est un employeur de choix, offrant un environnement de travail dynamique et collaboratif où l'innovation et l'amélioration continue sont au cœur de notre culture. Nos employés bénéficient de nombreuses opportunités de développement professionnel, ainsi que d'un cadre de travail stimulant à proximité des centres technologiques majeurs, favorisant ainsi les échanges et la créativité. Rejoindre ELSYS Design, c'est s'engager dans une aventure enrichissante au sein d'une entreprise à la pointe de la technologie.
