ELSYS Design SA recherche un stagiaire en vérification ASIC/SoC pour Aix-en-Provence. Vous travaillerez avec l’équipe sur SystemVerilog, UVM et la mise en place d’environnements de simulation connectant le DUT via des interfaces, et sur le développement des tests et de la couverture.
Le stage se déroule dans nos locaux à Aix et durera au moins 6 mois, avec des opportunités d’appliquer des connaissances en VHDL/Verilog et en programmation orientée objet dans un contexte hardware/software.
#J-18808-Ljbffr
Stage Vérification UVM ASIC/FPGA à Aix-en-Provence employeur : ELSYS Design SA
ELSYS Design est un employeur de choix, offrant un environnement de travail dynamique et collaboratif où l'innovation et l'amélioration continue sont au cœur de notre culture. Nos employés bénéficient de nombreuses opportunités de développement professionnel, ainsi que d'un cadre de travail stimulant à proximité des centres technologiques majeurs, favorisant ainsi les échanges et la créativité. Rejoindre ELSYS Design, c'est s'engager dans une aventure enrichissante au sein d'une entreprise à la pointe de la technologie.
