CENTRALE LYON - Post-Doctoral Position Ferroelectric-Based Ternary Computing: From Circuit Design to System-Level Integration Scientific Context

Durée : 12 mois

Financement : ANR HiLoDaNets et DFG 530178246

Début prévu : Jan 2027

L'efficacité énergétique reste l'un des principaux défis de l'informatique moderne, allant des dispositifs IoT en périphérie aux centres de données haute performance. Les architectures basées sur CMOS conventionnelles approchent des limites physiques fondamentales, tandis que le "mur de la mémoire" — les transferts de données entre le processeur et la mémoire représentant 70 à 90 % de l'énergie totale du système — continue de s'aggraver avec les demandes croissantes des charges de travail intensives en données telles que les réseaux neuronaux profonds et les pipelines de traitement du signal.

Le calcul en mémoire (IMC) a émergé comme un paradigme disruptif pour surmonter ces goulets d'étranglement en intégrant des opérations arithmétiques directement dans les tableaux de mémoire, réduisant ainsi considérablement le mouvement des données. Dans ce paysage, les transistors à effet de champ ferroélectriques (FeFET) se distinguent comme des dispositifs particulièrement intéressants : entièrement compatibles avec les processus de fabrication CMOS standard, non volatils, reconfigurables et capables de stocker des états de polarisation intermédiaires — une propriété qui permet naturellement la logique ternaire au sein d'un seul dispositif.

Le poste de post-doctorant couvrira au moins l'une des tâches suivantes :

• Conception d'une bibliothèque de technologie de cellules standard basée sur des dispositifs FeFET développés à l'INL afin d'être utilisés avec le flux de synthèse.
• Conception et optimisation d'unités arithmétiques ternaires (unités de multiplication-accumulation, additionneurs, comparateurs) basées sur la bibliothèque de portes ternaires FeFET développée dans le cadre du projet, ciblant la surface, la puissance et la fermeture temporelle sous des contraintes de processus réalistes.
• Développement et perfectionnement de modèles au niveau système d'unités IMC ternaires basées sur FeFET, abstraire les résultats de caractérisation au niveau circuit dans des simulateurs d'architecture, permettant l'exploration de l'espace de conception à travers l'ensemble du système hétérogène.
• Investigation des stratégies de co-conception matériel/logiciel pour mapper des applications du monde réel — en particulier les réseaux neuronaux convolutionnels (CNN) et les noyaux de traitement du signal — sur le tissu IMC ternaire, exploitant des techniques de calcul approximatif pour échanger précision contre efficacité énergétique.
• Évaluation et comparaison des compromis en matière d'énergie, de performance et de précision de l'IMC ternaire par rapport aux implémentations de référence basées sur CMOS binaire et NVM binaire, en utilisant à la fois des benchmarks synthétiques et des charges de travail d'application réelles.
• Contribuer à la définition d'une méthodologie de conception pour les circuits ferroélectriques ternaires, y compris les flux d'outils EDA, les directives de caractérisation de bibliothèque de cellules et les règles de conception, dans le but de permettre une adoption plus large par la communauté.

Profil du candidat requis

Le candidat idéal détient un doctorat en microélectronique, architecture informatique ou un domaine étroitement lié, et démontre au moins l'une des compétences techniques suivantes :

• Conception de circuits et d'architectures : Expertise solide dans les flux de conception de circuits numériques et l'architecture informatique, avec une expérience pratique de l'utilisation d'outils EDA industriels (Cadence Virtuoso/Spectre, Synopsys). Une expérience avec la caractérisation de bibliothèques de cellules standard est un plus.
• Technologies de mémoire émergentes : Connaissance solide des dispositifs de mémoire non volatile, de préférence incluant des matériaux ferroélectriques (FeFET, FeCap) ou des mémoires résistives (RRAM, PCM). La familiarité avec la modélisation compacte est un atout.
• Conception et simulation au niveau système : Expérience avec des cadres de simulation au niveau architecture et des méthodologies de co-conception matériel/logiciel. La connaissance des écosystèmes RISC-V est un plus.
• Domaine d'application : Familiarité avec les charges de travail d'inférence de réseaux neuronaux profonds et/ou les pipelines de traitement du signal numérique, en particulier dans le contexte de l'informatique approximative ou contrainte en énergie.
• Programmation : Maîtrise des langages HDL (Verilog, VHDL, Verilog-A) et des langages de script (Python, Shell) pour l'automatisation de la conception et la simulation.
• Compétences interpersonnelles : Leadership scientifique, capacité à coordonner avec des doctorants et des partenaires internationaux, solide dossier de publications conforme au stade de carrière, et excellente communication écrite et orale en anglais.

Langue : L'anglais scientifique courant est obligatoire. Le français n'est pas requis mais est le bienvenu.