Caraz à Paris 10 recherche un ingénieur confirmé en vérification RTL pour concevoir et exécuter des tests, et développer un framework Python générant des test benches SystemVerilog/UVM.
Le candidat idéal apporte au moins 7 ans d’expérience, une maîtrise SystemVerilog/UVM et Python, et une excellente communication en anglais. Poste en CDI, basé à Paris, avec participation à des projets NoC et SoC avancés.
#J-18808-Ljbffr
Senior RTL Verification Engineer (SystemVerilog/UVM) in Paris employeur : Caraz
Rejoindre notre entreprise en tant que Lead QA Engineer F/H, c'est intégrer une équipe dynamique au sein d'une société reconnue pour son expertise en télésurveillance des biens. Nous offrons un environnement de travail collaboratif et centré sur le client, avec des opportunités de développement professionnel et une culture d'innovation. De plus, notre certification 'Great Place to Work' témoigne de notre engagement envers le bien-être de nos employés et la qualité de vie au travail.
