Capgemini Engineering_Ingénieure/Ingénieur R&D ASIC in Cesson-Sévigné

Capgemini Engineering, leader mondial des services d'ingénierie, rassemble des équipes d'ingénieurs, de scientifiques et d'architectes pour aider les entreprises les plus innovantes dans le monde à libérer leur potentiel. Des voitures autonomes aux robots qui sauvent des vies, nos experts en technologies digitales et logicielles sortent des sentiers battus en fournissant des services uniques de R&D et d'ingénierie dans tous les secteurs d'activité. Rejoignez-nous pour une carrière pleine d'opportunités, où vous pouvez faire la différence et où aucun jour ne se ressemble.

Vos Missions :

• Définition et spécification d'architectures d’ASIC (Fonctionnelle et Testabilité)
• Modélisation en RTL (VHDL, Verilog) avec une emphase sur la conception de modules ASIC.
• Vérification de la modélisation dans un environnement ASIC (UVM, ...)
• Implementation & simulation du Design For Test (DFT, ATPG)
• Design physique du circuit jusqu’au GDSII (Synthèse, Placement-Routage, DRC, LVS)

Votre Profil

Idéalement issu(e) d'une école d'ingénieur ou d’une formation universitaire Bac+5 en (micro)électronique. Tout niveau d’expérience sera considéré, du débutant à l’expert. Le poste est également ouvert aux techniciens expérimenté(e)s (10 ans minimum) spécialisés dans la conception des ASIC.

Compétences recherchées :

• Vous avez une expérience sur des ASICs, MPU, MCU ou des FPGA embarquant les ISA ou fonctionnalités suivantes (ARM, RISCV, CML, NOC, PCIe, CXL, DDR, HBM, USB, I3C ...)
• Codage VHDL et/ou System Verilog ou Verilog ou SystemC (IP, Top, Test Bench, OVM, UVM)
• Conception de module RTL (IP) et intégration-création de Top
• Vérification virtuelle de modules et d'ASIC Top (RTL & timings – C, C++, UVM)
• Design for Test (DFT), implementation, generation, simulation, debug des patterns ATPG
• Synthèse, STA, Preuve formelle
• Définition des contraintes de placement et de timings
• Implémentation et vérification physique (Floorplan, Partitionnement, Pad Ring, Place and Route, DRC, LVS, EMIR, contraintes Package ; DEF/LEF/GDSII)
• Support aux équipes & clients après Tape Out
• Connaissance des outils EDA ASIC (Cadence, Siemens, Synopsys)
• Automatisation de tests (Tcl, Python).

Capgemini Engineering : Engagements, priorités, et pourquoi nous rejoindre

3 raisons de nous rejoindre :

• Qualité de vie au travail : accord de télétravail en France et à l’international, accord sur l’égalité professionnelle, la parentalité, l’équilibre des temps et la mobilité durable.
• Apprentissage en continu : certifications et formations en libre accès, accompagnement sur mesure avec votre career manager, parcours d’intégration sur 9 mois.
• Avantages groupe & CSE : plan actionnariat, activités à tarifs préférentiels, remboursement partiel vacances, remboursement de votre abonnement sportif ou culturel.

Nos engagements et priorités :

Le groupe Capgemini encourage une culture inclusive dans un cadre multiculturel et handi-accueillant. En nous rejoignant, vous intégrez un collectif qui valorise la diversité, développe le potentiel de ses talents, s’engage dans des initiatives solidaires avec ses partenaires, et se mobilise pour réduire son impact environnemental sur tous ses sites et auprès de ses clients.

Leader mondial des services d’ingénierie et de R&D, Capgemini Engineering met en oeuvre une connaissance sectorielle approfondie avec la maîtrise des dernières technologies digitales et logicielles pour accompagner la convergence des mondes physique et numérique. Avec plus de 55 000 ingénieurs et scientifiques dans plus de 30 pays, nous aidons nos clients à accélérer leur transformation vers l'Intelligent Industry.