Capgemini Engineering Blagnac recherche un ingénieur R&D ASIC expérimenté pour définir et spécifier des architectures ASIC, et modéliser des blocs RTL (VHDL/Verilog). Vous réaliserez la vérification (UVM), l’implémentation DFT/ATPG et le design physique jusqu’au GDSII, en collaboration avec les équipes hardware et software. Des projets sur des nœuds avancés (3nm/18A) et des opportunités de télétravail et de formation accompagnent ce poste. #J-18808-Ljbffr
ASIC R&D Engineer – RTL/DFT & Physical Design in Blagnac employeur : Capgemini
Choisir Capgemini, c'est rejoindre une entreprise qui valorise le développement de votre carrière dans un environnement dynamique et innovant. En tant que Business Analyst Senior à Paris, vous bénéficierez d'opportunités de croissance professionnelle grâce à un accompagnement personnalisé et des formations accessibles, tout en profitant d'un équilibre de vie grâce à des options de télétravail et des avantages attractifs tels que des plans d'actionnariat et des remboursements pour vos loisirs. Rejoignez-nous pour contribuer à des projets ambitieux qui redéfinissent les transports et mobilités, tout en faisant partie d'une communauté d'experts engagés vers un avenir durable et inclusif.
