Capgemini Engineering recherche un ingénieur design ASIC Front-End pour travailler sur des IP numériques et l’intégration au niveau SoC, en collaboration avec les équipes ASIC.
Vous participerez à l’étude d’IP, à l’architecture du SoC et à l’intégration des IPs en RTL (Verilog, SV, VHDL) tout en respectant les règles DFT/CDC/RDC/Lint/UPF et en assurant la qualité du projet au sein des équipes VLSI.
#J-18808-Ljbffr
Ingénieur RTL Front-End ASIC – Design & SoC Innovant in Montbonnot-Saint-Martin employeur : Capgemini Engineering
Capgemini Engineering est un employeur de choix, offrant à ses collaborateurs un environnement de travail dynamique et inclusif à La Rochelle. Avec des opportunités d'apprentissage continu, des avantages attractifs tels que le télétravail, et un engagement fort envers la diversité et la durabilité, vous aurez l'occasion de développer vos compétences tout en contribuant à des projets innovants dans le secteur ferroviaire. Rejoindre Capgemini, c'est faire partie d'une équipe qui valorise chaque talent et encourage un équilibre entre vie professionnelle et personnelle.
Coordonnées :
Équipe de recrutement de Capgemini Engineering
