Senior Staff Design Engineer H/F in Biot

Arteris connecte l’innovation. Notre technologie aide les entreprises les plus visionnaires au monde - des startups aux leaders du Fortune 500 - à concevoir des semi-conducteurs plus intelligents et plus rapides, notamment des SoC et des chiplets. De la voiture que vous conduisez à l’IA dans le cloud, Arteris connecte les technologies innovantes qui façonnent le monde de demain.

Votre rôle en tant que Senior Staff Design Engineer chez Arteris consiste à concevoir et développer des composants hardware avancés pour les produits IP Arteris, en assurant leur qualité et leur livraison dans les délais. En tant qu’ingénieur senior, vous serez un contributeur technique clé dans le développement de solutions Network-on-Chip (NoC) hautement configurables. Vous traiterez de manière autonome des problèmes complexes et contribuerez à guider les bonnes pratiques techniques au sein de l’équipe.

Responsabilités clés :

• Concevoir et développer des blocs hardware complexes pour des IP configurables, incluant le codage RTL avancé et l’optimisation des performances.
• Participer activement à la définition des spécifications d’architecture des composants NoC et proposer des améliorations.
• Développer des environnements de vérification sophistiqués et définir les stratégies de couverture fonctionnelle.
• Résoudre des problématiques techniques complexes et apporter un support technique aux autres membres de l’équipe.
• Collaborer étroitement avec les équipes hardware, software et vérification pour assurer une intégration cohérente des composants.
• Contribuer à l’évolution des méthodologies de conception et de vérification de l’équipe.
• Participer activement aux discussions techniques avec les clients et l’équipe Applications Engineering.
• Documenter les conceptions complexes et mentorer les ingénieurs moins expérimentés sur les aspects techniques.

Ce que vous apportez :

• 8 à 12 ans d’expérience en conception SoC/IP/NoC.
• Forte expertise des protocoles de communication cohérents et non cohérents (AMBA, AXI, ACE, PCIe, CXL, CHI ou autres).
• Excellente compréhension des architectures CPU (ARM/RISC-V), des systèmes de cache et de la cohérence mémoire.
• Expérience approfondie du flux de conception SoC/IP (spécification, architecture, codage RTL, vérification, synthèse, DFT, contraintes de timing et de consommation).
• Excellente résolution de problèmes complexes, compétences en communication et en collaboration.
• Maîtrise avancée de Verilog/SystemVerilog et des outils de simulation/synthèse (Cadence/Synopsys/Mentor).
• Forte expérience en SystemC, C++, Python et langages de scripting.
• Capacité à travailler de manière autonome et à proposer des solutions innovantes.
• Français et anglais courants (écrit et oral).

Formation :

• Diplôme de Master ou Doctorat en Génie Électrique, Génie Informatique, Informatique ou domaine connexe.

Rémunération estimée : 70 000 € à 85 000 € brut annuel. Votre rémunération sera déterminée en fonction de votre localisation, de votre expérience, de votre expertise et de la rémunération des employés occupant des postes similaires.

À propos d’Arteris : Arteris est un leader mondial des System IP utilisés dans les semi-conducteurs afin d’accélérer la création de silicium haute performance et économe en énergie. Les solutions Network-on-Chip (NoC) d’Arteris et nos logiciels d’automatisation de l’intégration SoC sont utilisés par les plus grandes entreprises mondiales du semi-conducteur et de la technologie afin d’améliorer les performances et la productivité des équipes d’ingénierie, de réduire les risques et les coûts et d’accélérer la mise sur le marché de conceptions complexes. Avec plus de 380 collaborateurs et des bureaux dans le monde entier, nous collaborons aussi bien avec des startups qu’avec des leaders technologiques internationaux afin de construire la prochaine génération de produits électroniques. Nous croyons aux personnes, à la mission et à l’impact. Rejoignez-nous et contribuez à façonner l’avenir.